Les échantillons d'ingénierie Zen 6 sont sortis des laboratoires. Trois fabricants de cartes mères confirment avoir reçu des puces bridées à 3,2 GHz, destinées à la validation des BIOS plutôt qu'à la mesure de performance.
Le cache avant la fréquence
La donnée la plus commentée n'est pas la gravure en 2 nm mais le cache : 128 Mo de L3 empilés sur la variante 3D, contre 64 Mo aujourd'hui. Sur les charges qui dépendent de la latence mémoire — simulation, compilation, certains moteurs de jeu — c'est un levier plus efficace que 300 MHz supplémentaires.
Sur nos scènes de compilation, doubler le cache rapporte davantage qu'un palier de fréquence entier.
Reste la question du prix. Un interposeur plus complexe et un empilement plus dense ne se traduisent jamais par une baisse de tarif, et la génération précédente avait déjà relevé le ticket d'entrée de la gamme X3D.
- Gravure 2 nm, socket AM5 conservé
- 128 Mo de L3 sur la variante 3D
- Échantillons bridés à 3,2 GHz pour la validation BIOS
- Lancement attendu au premier semestre 2027
